盖世汽车讯 6月16日，电子设计自动化软件公司Cadence宣布拓展与Samsung Foundry（三星晶圆代工厂）的合作，包括一项新的多年IP协议，旨在扩展Cadence®内存和接口IP解决方案在三星晶圆代工厂SF4X、SF5A和SF2P先进工艺节点上的应用。

图片来源： Cadence

双方将进一步深化技术合作，利用Cadence的AI驱动设计解决方案和三星先进的SF4X、SF4U和SF2P工艺节点，为AI数据中心、汽车（包括高级驾驶辅助系统（ADAS））以及下一代射频连接应用提供高性能、低功耗的解决方案。

Cadence的AI驱动设计解决方案以及全面的IP和芯片解决方案组合，可提高设计人员的生产力，并加快基于三星晶圆代工厂先进工艺的尖端SoC、芯粒（chiplets）和3D-IC的上市时间（TTM）。

Cadence高级副总裁兼芯片解决方案事业部总经理Boyd Phelps表示：“我们支持基于三星晶圆代工厂工艺节点的全系列IP、子系统和芯片，而我们最新的多年期IP协议将进一步加强我们之间的持续合作。通过将Cadence的AI驱动设计和芯片解决方案与三星的先进工艺相结合，我们将为共同的客户提供所需的尖端技术，帮助他们进行创新，并更快地将产品推向市场。”

三星电子副总裁兼代工设计技术团队负责人Hyung-Ock Kim补充道：“Cadence从RTL到GDS的全套数字工具现已获得三星最新SF2P工艺节点认证，支持Hyper Cell和LLE 2.0等先进技术。Cadence和三星还密切合作，利用GPU加速实现模拟迁移、增强电源完整性，并改进3D-IC的热分析和翘曲分析。此外，Cadence与三星代工厂签署了一份为期多年的协议，旨在扩展内存和接口IP解决方案，这进一步加强了双方的合作伙伴关系。”

扩展IP协议

Cadence与三星晶圆代工厂签署了一项新的多年期协议，旨在为人工智能（AI）、高性能计算（HPC）和汽车应用提供先进的内存和接口IP解决方案。扩展的SF4X IP产品组合包括LPDDR6/5x-14.4G、GDDR7-36G、DDR5-9600、PCI Express®（PCIe®）6.0/5.0/CXL 3.2、通用芯片互连Express™（UCIe™）-SP 32G和10G多协议PHY（USB3.x、DP-TX、PCIe 3.0和SGMII）以及配套控制器IP，从而实现完整的子系统芯片解决方案。专为汽车应用量身定制的LPDDR5X-8533 PHY IP完善了SF5A IP平台解决方案，而现有SF2P产品组合新增的32G PCIe 5.0 PHY则可满足领先的AI/HPC客户的需求。

数字全流程认证及先进数字技术开发

基于广泛的设计与技术协同优化（DTCO）项目，Cadence数字全流程已获得三星最新SF2P工艺节点认证，包括三星Hyper Cell方法。此外，Cadence还实现了对三星局部版图效应（LLE）时序精度的支持。Cadence和三星还在合作开发下一代工艺节点的DTCO。

Cadence Pegasus™验证系统已获得三星SF2P及其他三星节点的认证。Cadence物理验证流程经过优化，使共同客户能够利用强大的可扩展性实现签核精度和运行时间目标，从而加快产品上市时间（TTM）。

模拟设计迁移

Cadence和三星晶圆代工厂已成功将基于模拟单元的4nm IP自动迁移至先进的2nm工艺节点，从而缩短了周转时间，同时保持了功能和设计意图。此次迁移凸显了技术扩展和IP复用在节省时间和开发成本方面的重要性，并为未来跨不同工艺节点迁移模拟单元和其他IP奠定了基础。

射频芯片/封装协同设计参考流程合作

Cadence和三星晶圆代工厂还成功演示了基于三星14nm FinFET工艺的面向下一代毫米波应用的全面的前端模块（FEM）/封装天线（AiP）协同设计流程。通过简化IC/模块开发各个阶段（从初始系统级预算到RFIC/封装协同设计、分析和版图后验证）之间的设计数据管理，缩短了设计周期。

3D-IC电源完整性

Cadence和三星合作开展了全面的3D-IC全流程电源完整性分析，涵盖了从早期探索到最终签收的整个流程，并采用了先进的Cadence EDA工具，包括Voltus™ InsightAI、Innovus™实现系统和Integrity™ 3D-IC平台。Voltus InsightAI应用于采用三星SF2节点的高速CPU芯片，在最小的时间和功率影响下实现了令人印象深刻的80-90% IR压降违规分辨率，展示了其平衡电源完整性和性能需求的能力。